半岛平台：MOSFET寄生电容对LLC串联谐振电路ZVS的影响

LLC的优势之一就是需要在较为长的阻抗范围内构建原边MOSFET的零电压通车（ZVS），MOSFET的通车损耗理论上就再降零了。要确保LLC原边MOSFET的ZVS，必须符合以下三个基本条件：1）上下电源管50%频率，1800平面的驱动电压波形；2）感性谐振腔并有充足的感性电流；3）要有充足的死区时间保持ZVS。图a)是典型的LLC串联谐振电路。图b)是感性阻抗下MOSFET的工作波形。

由于感性阻抗下，电流振幅上不会落后电压，因此确保了MOSFET运营的ZVS。要确保MOSFET运营在感性区，谐振电感上的谐振电流必需充足大，以保证MOSFET源漏间等效的寄生电容上存储的电荷可以在死区时间内被几乎获释整洁。当原边的MOSFET都正处于变频器状态时，串联谐振电路中的谐振电流不会对电源管MOSFET的等效输入电容展开充放电。

MOSFET都变频器时的等效电路如下图右图：通过对右图的分析，可以得出结论必须符合ZVS的两个必要条件，如下：公式看起来虽然非常简单，然而一个关于MOSFET等效输入电容Ceq的实际情况，就是MOSFET的等效寄生电容是源溢近于电压Vds的函数，之前的文章对于MOSFET的等效寄生电容展开过详尽的理论和实际讲解。，也就是说，等效电容值的大小不会随着Vds的变化而变化。如下图右图，以Infineon的IPP60R190P6为事例：LLC串联谐振电路MOSFET的Vds放电过程分成四个阶段，如下图右图，(I)380V-300V;(II)300V-200V;(III)200V-100V;(IV)100V-0V。

从图中可以显现出，(I)和(IV)两部分占有了Vds静电时间的将近2/3，此时谐振腔的电感电流基本恒定。这两部分之所以占有了Vds静电的大部分时间，主要原因在于当Vds上升到相似于0的时候，MOFET源漏间的寄生电容Coss不会指数的减少。因此要几乎获释丢弃这一部分的电荷，必须更长的LLC谐振周期和获释时间。因此自由选择适合的MOSFET(充足小的等效寄生电容)，对于ZVS的构建至关重要，特别是在是当Vds相似于0的时候，等效输入电容要充足小，这样还可以更进一步减少杀区时间并提升LLC的工作效率。

右图更进一步解释如何自由选择适合的ZVS方案。图（a）：理想的ZVS波形；图（b）：Vds还没有上升到0，Vgs早已经常出现。此种情况下，LLC串联谐振就不会再次发生软电源。

应付之策必须增加变压器的励磁电流，或者必要减少杀区时间（如果IC指定，杀区时间一般就相同了）；图（c）：构建了ZVS，但是谐振腔的电流足以保持MOSFET体内二极管的持续导通。图（d）杀区时间过分宽了，不会减少整个LLC的工作效率。总之，MOSFET的等效输入电容对于LLC原边MOSFETZVS的构建是至关重要的。如果MOSFET早已指定，谐振腔必须细心计算出来、调试和原作，并挑选适合的死区时间，来覆盖面积所有阻抗的应用于范围。

实际应用于中对于稳态运营的硬电源都可以通过设计展开修正从而超过平稳运营的设计目的。然而开机过程中的硬电源（硬始高频到低频过程中），特别是在是开机过程中的头几个电源周期，对于有些设计和方案，软电源是防止没法的。此时就必须对LLC串联谐振电路以及MOSFET的过热机制展开充份的理解，下一篇文章中不会重点讲解。

本文来源：半岛平台-www.mysuggester.com